This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-191368

(A3)Date of publication of application: 30.10.1984

(51)Int.CI.

H01L 27/04 // HO3K 13/02

(21)Application number: 58+065819

(71)Applicant: NEC CORP

(22)Date of filing:

14.04.1983


(72)Inventor: OGASAWARA KAZUO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce the area of a semiconductor device largely by combining a diffusion layer as a first resistor layer and a polycrystalline silicon layer as a second resistor layer.

CONSTITUTION: Polycrystalline silicon single body resistors 4 formed on a thick oxide film 8 shaped on a silicon substrate 11 through thermal oxidation, etc. are patterned by using photoetching technique, etc., and oxide films 9 are formed through thermal oxidation, etc. Diffusion unit resistors 5 are shaped through the diffusion of an impurity or ion implantation through thin. oxide films 10. Openings for polycrystalline silicon contacts 6 and diffusion-layer contacts 7 are bored, and the polycrystalline silicon resistors 4 and the diffusion unit resistors 5 are connected mutually by lead-out conductors 1 and 2 and mutual connecting conductors 3, thus constituting the titled semiconductor device.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59-191368

f)Int. Cl.^s
 H 01 L 27/04
 H 03 K 13/02

識別記号

庁内整理番号 P 8122-5F 7530-5J 砂公開 昭和59年(1984)10月30日

発明の数 1 審査請求 未請求

(全 3 頁)

公半導体装置

②特

館 昭58-65819

②出

顧 昭58(1983)4月14日

@発 明 者 小笠原和夫

東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

②代 理 人 弁理士 内原晋

明 紐 書

発明の名称
 半導体装置

2. 特許請求の範囲

シリコン基板上化不純物により形成された拡散 領域を得1の抵抗体験とし、前記シリコン基板上 化形成された絶縁膜により而配高1の抵抗体群と 分離された多結晶シリコンにより構成された例2 の抵抗体験を有し、前配第1抵抗体禁の間に第2 抵抗体群をそれぞれ配置し、第1抵抗体群と第2 抵抗体群を導体により相互扱続したことを特徴と する半導体装置。

3. 発明の評細な説明

本発明は抵抗固路網を備えてなる半導体装置で 関するものである。

近年、半導体機関の応用分野の拡大はめざまし いものがあり、従来個別部品、当た開整技術を用 いて十分な物度が必要とされる分野へと急速に使 透している。

とのような一角として、アナログ信号をデジタル信号に変換するアナログ・デジタル変換信号処理の分野について考えてみると、アナログ信号の加き時間連続信号をサンブリングすることに時間融散信号(パルス振幅変越)となした弦、振幅を置子化することによりデジタル信号に変換することになる。このため、アナログ・デジタル変換回路には当然サンブル・ホールド回路が必要となる。

アナログ信号をある周期でサンブル・ホールド しデジタル化号に変換する際には、その変換系の 特別を確保するための折り返し運防止用フィルタ を用いて入力されるアナログ信号の帯域制限が必 優となる。

例をは4 KHS のアナログ信号をデジタル信号 信号に変換するときには、サンプリング定型により、サンプリング間柄は125 AMC(サンプリング間柄は125 AMC(サンプリング間板数8 KH2に相当)が最小機関となる。すな むち、折り返し歪をさけるためには、入力される アナログ選号に対して帯被制限することが必要で ある。

この目的のため、半導体製盤として用いられてきた投術は、多商品シリコンまたは鉱散抵抗を抵抗体として用い、必融膜を質繁体として用いた容量により、半導体器板上にCRフィルタを構成するのが必定であった。

CR時定数を大きくし、フィルタの動作時度数を低間複数線まで数げるためには、施抓你の抵抗 観Rを大さくするが、容量Cを大きくするしかないことは朝らかである。

従来、との目的のためには抵抗体の両点を大くくとり抵抗的を大きくするか、 窓景ではたちになった。 窓景ではたられ、 半ずるか、窓景ではたられるが、 とれをさけるためには、 多結晶シリーン拡散する不純物 煮を少なくした抵抗体が考えられるが、 とのような抵抗体のシート 抵抗は非常に大きな低となり、 との変動を制御するのは容量物電体の膜壁を等くす

(b) K それぞれ示す。第1図(B) K 系1図(A) K 多ける X X 断面にかける断面図である。

第1図においてシリコン基板11の上に無限化 等により形成された厚い酸(腹 8 上に形成された 多結晶シリコン単位抵抗体 4 を写真放設技術等を 用いてパターン化し無配化等で酸化酸9を形成する。 あい酸化度10を通して、拡散単位抵抗体5 を不純物拡散またはイオン注入により形成する。 しかる後に多結晶シリコン 3 き出し遅休1かよ な 2 と相互接続導体3 により 前記多結晶シリコン 抵抗体4 と拡散単位抵抗体5 を相互接続して物成 した抵抗の一段施例である。

なお第1回の限別において多知品シリコンに不 純物拡散を行うのが通常であるが、行なわなくて も良い。ただし、CR時足数を制御するためには 不純物拡散を行うのが通常である。

第1 図の如き構成とすることにより、従来多島 品ンリコンを写真酸弦技術等を用いて形成する駅 に多結晶シリコンのひげ等による短約を防ぐため れば可能であるが叙逸時の誤差を考えればかのず から単位面横当りの容量を大きくすることに優界 があった。

また、CMO8 毎で使用されるPウェル、Nウェル等の領域を用いた抵抗体も考えられるが、これらの抵抗体は電圧対抵抗盤の係数が大きいこと、また毎合容量が大きいため、周波数等性が劣化する欠点を有していた。

本発明なかかる欠点のない、半導体面後を選小 となし、パラッキの少ない抵抗体を複数の拡散抵 抗との多結晶シリコンの単位抵抗体許を用いて構 成することが可能となり、半導体装量の応用分野 の拡大に非常に有効である。

以下に四面を用いて本発明の実施例を評細に説明する。

本発明に第1抵抗体船とするべき拡致船と第2 抵抗体船とするべき多結品シリコン層を組合せる ととにより半導体装置の面積を大幅に成小させる ことを特徴とするものであり、本発明の第1の契 施例の平面説明図と断面説明図を終1図(4)をよび

に必要とされる間隔が必要なくなり、半導体面積 を大きくとる必要がないことは明らかである。

サ位抵抗の間に多格品シリコンと が多格品シリコン単位抵抗の間に多格品シリコンを が多結晶シリコン単位抵抗側の超熱を がのがでは、ないでは、 がないでは、 がでは、 がでは、 がでは、 がでいる。 がでいる。 がは、 がは、 がは、 がいる。 でいる。 にいる。 にい。 にいる。 にい

たか本発明の第1の交施例は拡散単位抵抗と多 結晶シリコン単位抵抗の本数をそれぞれ3本とし て投明したが、これは何本でも良いし、それぞれ

特開昭59-191368(3)

の単位抵抗の本数は同数かプラス・マイナス1本 まで許容できるものである。 ;

第2回(P)および(P)は本発明の新2の実施例の平 面説明図および断面説明閲をそれぞれ示す。第2 図にかいて新1回と同じ個所は削じ番号を用いて

数2図と駅1図の相異点はウェル領域21にある。ウェル領域としてはシリコン芸板がり形のときはロウェルを用い、シリコン芸板がり形のときはロウェルを用いるものである。このウェル領域21を導入することにより拡散層の不純物はシリコン芸板と同じ形を使用する以外は本発明の第1の実施例と全く同じ構成であり同じ根能を有し、抵抗体の面積減小に非常に有効である。

以上図前を用いて2本発明の第1かよび第2の 実施例につき説明した如く、本発明の実施例を用いれば、条模度の高く、精度の優れた半導体装置 が実現でき、半導体装置の応用分野の拡大に有効 である。

4. 図面の簡単な説明

第1回回かよび向は本発明の第1の実施例の平面説明図かよび断面説明図、第2回回かよび断面説明図、第2回回かよび向は 本売明の第2の実施例の平面説明図かよび断調説 明図をそれぞれ示す。

1 . 2 ······ 引き出し海体、 3 ······ 相互接級導体、 4 ····· 多結晶シリコン単位抵抗、 5 ····· 拡散単位抵抗、 6 ····· 多結晶シリコン・コンタクト、 7 ···
··· 拡散コンタクト、 8 ····・・ 酸化膜、 9 ····· 多結晶シリコン配化膜、 10 ····· 博い酸化膜、 11 ·····
シリコン基板、 21 ····· フェル倒域。

代理人 乔理士 內 原



